

⑩ 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報 (A)

昭59-4327

⑤Int. Cl.³H 03 K 19/00H 01 L 27/08

識別記号 101

庁内整理番号 6832-5 J 6655-5 F 砂公開 昭和59年(1984)1月11日

発明の数 1 審査請求 未請求

(全 3 頁)

匈出力パツファ回路

②特

額 昭57-113029

❷出

額 昭57(1982)6月30日

⑩発 明 者 寺澤富三

門真市大字門真1048番地松下電 工株式会社内

⑪出 願 人 松下電工株式会社

門真市大字門真1048番地

砂代 理 人 弁理士 石田長七

明 細 種

1. 発明の名称

出力パッつア回路

2. 特許請求の範囲

(I) 2個のN-MO8トランジスタを 直列接続し、 一方のN-MO8トランジスタのゲートに入力される入力信号を C-MO8インバー タに て反転して他 方のN-MO8トランジスタのゲートに入力し、 両N-MO8トランジスタの接続点を出力端子として 成る出力パッファ回路。

8. 発明の詳細な説明

本 発明は出力パッファ回路に関するものであり、 その目的とするところはパッファ能力を減ずることなくチップサイズを小さくすることができる出 カパッファ回路を提供することにある。

従来、この租の出力パッつア回路は第1凶に示すようにピーMOBトランジスタ(Qp)および N-MOBトランジスタ(Qp)および N-MOBトランジスタ(Qp)よりなる U-MOBインパータで 解成されるのが一般的であつた。図中(IN)は入力 端子、(OUT) は出力端子である。しかしながら、このような従来例において、両MOS トランジスタ(Qp)(QN) による 追旋供給 応力 (パッつ P 能力)を等しくしようとした場合、すなわち、出力端子 (OUT) に 硫れ込む 臨流 I2 とを等しくしようとした場合、 P - MOS トランジスタ(Qp)のキャリア移動度 (μp)が小さいためにチャンネル巾を N - MOS トランジスタ(Qp) に比べて大きくしなければならず、 I C 化する 場合においてチップサイズが大きくなつてしまうという問題があつた。ここに、上記 P-MOS トランジスタ(Qp)、N-MOS トランジスタ(Qx)を介して流し得る 確旅 I1,12 は 次式で与えられる。

$$I_1 = \mu p \frac{Wp}{Lp} f$$
 (Vosp , VDSP , VTEP) ... (1)

$$I_2 = \mu_B \frac{1}{L_N} f (VOSN , VDSN , VTRN) ... (2)$$

特開昭 59-4327(2)

Wp: 间チヤネル巾

Ww: 톄チヤネル巾

Lp:同チヤネル長

Lix: 同チヤネル長

Vosp:同ゲート・ソース間電圧 Vosn:同ゲート・ソース間電圧

VD8P:同ドレイン・ソース間電圧 VD8x:同ドレイン・ソース間電圧 Vマタタ : 同スレッショルド電圧

VTHX: 向スレッショルド電圧

f: Vos, Vos, VTHの関数

いま、上式で得られる電流 11,12 を 等し くし、 かつ. チップサイズを小さくしよりとする場合、通常、 1 f (Vовр, Vовр, Vтнр) ф 1 f (Vови, Vови, Vтни) とし.

 μ р W р \Rightarrow μ и W и

のようにチャンネル巾Wp.Wn を設計する必要が ある。とこで、キャリア移動度は μN > μρ であ るので、チャンネル巾Wp.Wn は

$$\frac{\text{Wp}}{\text{Wn}} = \frac{\mu \text{N}}{\mu \text{p}} > 1 \qquad \cdots \text{ (1)}$$

となる。

従つて、P-MO8トランジスタ(Up)のチヤンネ ル巾 (Wp)をN-MOSトランジスタ (Qx)のチャン ネル中(Wn)よりも大きくする必要があり、出力パ

(QNI)(QN2)のチップサイズは当然のことながら従 来例の両MUS トランジスタ(Qp)(Qx)のチップサ イズよりも小さくなり、また信号反転用の C-MOS インバータ(OI)を含めたチップサイズも従来例よ りも小さくすることができる。なお、 C-MO8イ ンパ - タ (CI)は入力信号 (Vi)を反転するだけのも のであつて、電流供給能力は出力用の N-MOSト ランジスタ(QM1)(QM2) に比べて大巾に小さくて良 いので、 P-MO8トランジスタ (Qp)と N-MO8ト ランジスタ(Qx2) のチップサイズの差以下のチッ **う面欄で容易に形成できることになる。**

本希明は上述のように、2個のN-MUSトラン ジスタを直列接続し、一方の N-MOS トランジス タのゲートに入力される入力信号を U-MUS イン パータにて反転して他方の N-MUSトランジスタ のサートに入力し、両N-MO8トランジスタの接 硫点を出力端子としたものであり、 P-MOSトラ ンジスタに比べてチップサイズを小さくできる N - MO8 トランシスタを用いているので、パツフ ア能力を放することなく、チップサイズを小さく ツファ回路を I C 化する場合において全体のチッ **うサイスが大きくなつてしまりという問題があつ** た。本発明は上記の点に豁みて為されたものであ

以下、実施例について凶を用いて説明する。第 2 図は本発明一実施例を示すもので、2 個の N -MO8 トランジスタ (Wil)(Wile)を直列接続し、一 方のN-MUSトランジスタ(Wal) のゲートに人力 される人力信号 (Vi)を U-MO8 インパータ (Cl) 化て反転して他方のN-MOSトランジスタ(W2) のリートに入力し、両N-MUSトランジ ス タ (QNI)(QN2) の接続点を出力端子(UUT)としたもの である。

しかして、本発明にあつては出力端子 (OUT) か ら 流 れ 出 す 電 旅 (lt) お よ び 出 力 端 子 (OUT) に 流 れ 込む解疏 (12)はいすれも N-MU8トランジスタ (Uni)(Unix) を介して放れるととになるので、両雅 旅 (11)(12) は共に②式で扱わされ、両 N-MUSト ラッジスタ (QN1)(QN2) のチャンネル巾 (Ww1)(WM2) は同一で良い。また、阿N-MOSトランジスタ


することができるという利点がある。

4 図面の簡単な説明

第1凶は従来例の構成を示す凶、第2凶は本発 明一実施例の構成を示す凶である。

(UN1)(UN2) は N-MOSトランジスタ、(CI) はU-MU8インパータである。





新 2 図

